雷鋒網(wǎng)按：2018年10月11日，紀(jì)念集成電路發(fā)明60周年學(xué)術(shù)會(huì)議于北京清華大學(xué)召開。中國(guó)科學(xué)院院士王陽(yáng)元、中國(guó)工程院院士許居衍、清華大學(xué)教授魏少軍等國(guó)內(nèi)半導(dǎo)體行業(yè)頂級(jí)專業(yè)人士紛紛在會(huì)上發(fā)表了報(bào)告或演講。

其中，Intel中國(guó)研究院院長(zhǎng)宋繼強(qiáng)題為《智能時(shí)代的芯片技術(shù)演進(jìn)》的演講回顧并分析了摩爾定律在60年里的演進(jìn)，并分析了神經(jīng)擬態(tài)芯片和量子芯片等未來(lái)發(fā)展方向。雷鋒網(wǎng)對(duì)演講內(nèi)容做了不改動(dòng)原意的編輯、整理和精簡(jiǎn)。

宋繼強(qiáng)院長(zhǎng)：從人類應(yīng)用集成電路開始，芯片就一直支撐著整個(gè)世界的運(yùn)轉(zhuǎn)。從最開始幫助我們提高生產(chǎn)率，讓我們做事情更快、工作更順手，到讓我們可以在移動(dòng)中做各種事情，我們手里的設(shè)備能夠知道我們?cè)谀睦?、我們是誰(shuí)，我們的生活產(chǎn)生很大的改變。

現(xiàn)在我們已經(jīng)進(jìn)入了一個(gè)智能計(jì)算的時(shí)代，設(shè)備不但能夠知道我們?cè)谀睦铩⑽覀兪钦l(shuí)，還能通過(guò)它的眼睛、耳朵甚至腦袋來(lái)了解你。

其實(shí)，除了戈登摩爾提出的摩爾定律之外，由戈登貝爾提出的“貝爾定律”在集成電路行業(yè)也非常有名。貝爾定律的內(nèi)容是：計(jì)算設(shè)備的主流類別大約每隔10年有一次大的變遷，尺寸會(huì)有一個(gè)數(shù)量級(jí)的縮小，用戶量會(huì)至少有一個(gè)數(shù)量級(jí)的增長(zhǎng)。

從20世紀(jì)70年代到80年代再到90年代，貝爾定律一直準(zhǔn)確的與實(shí)際狀況相吻合；而2007年的iPhone以智能手機(jī)的形態(tài)和全新的交互方式，通過(guò)智能互聯(lián)設(shè)備這一使用模式，使智能手機(jī)成為了主流的計(jì)算設(shè)備。

然而隨著計(jì)算設(shè)備發(fā)展到現(xiàn)在，智能計(jì)算的時(shí)代已經(jīng)開始，芯片向著小體積、低功耗、無(wú)線通信、無(wú)線充電的方向發(fā)展，可以進(jìn)入無(wú)人駕駛車、智能家居等許多產(chǎn)品中，讓整個(gè)生活充滿智能互聯(lián)設(shè)備。在這樣一個(gè)萬(wàn)物互聯(lián)的時(shí)代，很可能不會(huì)再有單一的主流設(shè)備類別。

那么不變的是什么？不變的是這些設(shè)備都在采集、傳輸和處理數(shù)據(jù)，再通過(guò)智能的算法對(duì)這些數(shù)據(jù)進(jìn)行挖掘和整合，提供更好的價(jià)值。芯片做出來(lái)是要給用戶使用的，Intel的目標(biāo)是通過(guò)芯片提供端到端的數(shù)據(jù)流動(dòng)支持，而并非只關(guān)注PC芯片領(lǐng)域。

在講到未來(lái)芯片的技術(shù)演進(jìn)之前，我們先來(lái)看看過(guò)去的10年都發(fā)生了那些變化。這些頁(yè)面的內(nèi)容，是直接取自Intel三個(gè)月前在美國(guó)政府ERI（電子復(fù)興計(jì)劃）峰會(huì)上的公開演講。

首先，在10年之前，Intel曾做過(guò)一次路線圖預(yù)測(cè)，包括對(duì)新材料、新制程的預(yù)估。現(xiàn)在回過(guò)頭來(lái)看，預(yù)測(cè)中大部分的方向都是沒有問(wèn)題的。在推進(jìn)摩爾定律的過(guò)程中，80%的工作都是基于材料的改革。我們不光要研究怎樣把芯片做小，還要研究怎樣用不同的方式來(lái)做這些器件。另外20%的工作基本上都是在尋求化學(xué)工藝方面的進(jìn)步，如原子層沉積、原子層蝕刻等技術(shù)。

經(jīng)過(guò)這么多嘗試之后，我們有了很多收獲，但同時(shí)也發(fā)現(xiàn)了很多錯(cuò)誤：石墨烯晶體管沒有如期出現(xiàn)，許多帶有具體日期的預(yù)測(cè)也都普遍失準(zhǔn)，比如“Silicon lattice is ~ 0.5nm，hard to imagine good devices smaller than 10 lattices across – reached in 2020”這句話，實(shí)際上想表達(dá)的意思是隨著工藝越來(lái)越小，我們也越來(lái)越難以控制和生產(chǎn)半導(dǎo)體芯片，而并非硅半導(dǎo)體工藝將在2020年終結(jié)。

從摩爾定律來(lái)講，CMOS的微縮還會(huì)繼續(xù)進(jìn)行下去，但會(huì)通過(guò)材料、化學(xué)工藝等不同方法來(lái)實(shí)現(xiàn)，更重要的是，我們還可以通過(guò)三維設(shè)計(jì)將晶體管堆疊起來(lái)。除此之外，還有一些新的功能和新的電路控制方式，可以讓摩爾定律繼續(xù)推進(jìn)下去。

不過(guò)僅有這些是不夠的，未來(lái)的應(yīng)用種類非常多，我們?cè)撊绾慰焖贊M足不同應(yīng)用？我們已經(jīng)進(jìn)入了7nm時(shí)代，制程更迭的速度在變慢，要想快速應(yīng)對(duì)很多種不同的應(yīng)用，我們需要異構(gòu)的集成方式，以及AI等新的數(shù)據(jù)處理算法。

Intel對(duì)過(guò)去這么多年的一個(gè)總結(jié)是，我們現(xiàn)在并沒有達(dá)到物理上的極限，我們已經(jīng)做出了2nm寬度的晶體管，也做出了5nm寬度的連線，但是只知道把元器件做小還不夠，怎樣才能在精準(zhǔn)的工藝下同時(shí)生產(chǎn)百億千億個(gè)晶體管，這才是最重要的問(wèn)題。

此外我們還要應(yīng)對(duì)各種各樣的變化需求，我們要去了解怎樣通過(guò)各種集成方式以及各種新架構(gòu)、新數(shù)據(jù)處理方式來(lái)快速解決這些問(wèn)題，而不是完全依靠CMOS的微縮技術(shù)。摩爾定律還將繼續(xù)演進(jìn)，只不過(guò)是將以不同的形態(tài)、不同的方式往前推進(jìn)。

如果將Intel過(guò)去的研究映射到產(chǎn)品線上，可以看到很多不同節(jié)點(diǎn)上的產(chǎn)品，比較直接的例子就是45nm節(jié)點(diǎn)時(shí)的High-K金屬柵極，實(shí)際上就是同時(shí)利用全新的化學(xué)工藝和全新的材料，來(lái)制造全新結(jié)構(gòu)的元器件。22nm節(jié)點(diǎn)時(shí)的3D Finfet晶體管也是同樣的例子，我們目前也已經(jīng)對(duì)5nm節(jié)點(diǎn)時(shí)的晶體管制造有了清楚的認(rèn)知。

Intel一直在聯(lián)合產(chǎn)業(yè)界及學(xué)術(shù)界共同追蹤半導(dǎo)體工藝的演進(jìn)，每年都會(huì)對(duì)半導(dǎo)體器件的性能進(jìn)行評(píng)估。圖上的每個(gè)點(diǎn)都代表一種新的器件，兩個(gè)坐標(biāo)軸分別是功耗和開關(guān)性能。我們都希望半導(dǎo)體元器件的表現(xiàn)處于圖的左下角，而右上角則是新興的基于自旋電子的磁器件。磁器件的穩(wěn)定性和開關(guān)速度相比現(xiàn)行的電器件要差，不過(guò)從過(guò)去幾年的趨勢(shì)來(lái)看，我們已經(jīng)發(fā)現(xiàn)了一些提高磁器件開關(guān)性能以及優(yōu)化電路連接的好方法。

同時(shí)，通過(guò)這些研究，我們可以進(jìn)一步發(fā)現(xiàn)如何更好的在電路中使用晶體管，如何將新式晶體管與新架構(gòu)、新功能相結(jié)合。Intel從統(tǒng)計(jì)圖上得出的結(jié)論是，CMOS目前所處的位置還是很不錯(cuò)的，其功耗和性能表現(xiàn)要優(yōu)于大部分望半導(dǎo)體元器件。至少在最近的10年里，我們還是要以CMOS為主來(lái)制造芯片，其他的新技術(shù)可以與CMOS混合使用以提高性能、降低功耗或降低價(jià)格。

可能有人會(huì)問(wèn)，為什么有些看起來(lái)很好的技術(shù)卻沒能在產(chǎn)業(yè)領(lǐng)域獲得成功？從Intel對(duì)摩爾定律的觀點(diǎn)來(lái)看，可以用“用戶價(jià)值三角”來(lái)解釋這一情況。用戶價(jià)值三角指出，經(jīng)濟(jì)上的效益要強(qiáng)過(guò)技術(shù)上，也就是說(shuō)經(jīng)濟(jì)的驅(qū)動(dòng)力會(huì)更強(qiáng)，Intel在推動(dòng)摩爾定律的過(guò)程中，也通過(guò)許多不同的方式來(lái)解決經(jīng)濟(jì)學(xué)效益的問(wèn)題。

舉個(gè)例子，我們知道在整個(gè)計(jì)算機(jī)系統(tǒng)的發(fā)展過(guò)程中，隨著CPU速度的快速提升，內(nèi)存遇到了容量不夠大、帶寬不夠高、延遲不夠低等問(wèn)題。怎么分別解決這些問(wèn)題呢？其實(shí)業(yè)界早已弄清降低內(nèi)存延遲的方法，但是所需的成本非常高，遠(yuǎn)不如直接提高內(nèi)存的容量密度，因此從經(jīng)濟(jì)學(xué)效益來(lái)講，業(yè)界最終選擇了重點(diǎn)解決容量問(wèn)題。

另外一方面，3D內(nèi)存是一項(xiàng)難度很高的技術(shù)，在經(jīng)濟(jì)學(xué)的驅(qū)動(dòng)下，人們最終成功研發(fā)出了3D NAND技術(shù)和3D XPoint技術(shù)。所以與產(chǎn)業(yè)界及學(xué)術(shù)界伙伴合作，可以解決我們遇到的許多技術(shù)與經(jīng)濟(jì)效益之間的矛盾。

而在之前提到的異構(gòu)集成方面，Intel也有許多技術(shù)成果，我們稱其為“混搭”異構(gòu)設(shè)計(jì)。我們可以把不同節(jié)點(diǎn)上做出的芯片die以2D/2.5D/3D的方式封裝起來(lái)，保證其互聯(lián)帶寬并降低功耗，這也是Intel持續(xù)推動(dòng)摩爾定律的一項(xiàng)關(guān)鍵技術(shù)。

（雷鋒網(wǎng)注：此處的混搭異構(gòu)設(shè)計(jì)，即為Intel在去年的Hot Chips大會(huì)上公布的名為EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋接）的技術(shù)）

我們現(xiàn)在知道，終端設(shè)備的多樣性已經(jīng)近在眼前，但終端設(shè)備受限于尺寸、功耗、價(jià)格，可以發(fā)揮的空間不是很大，而環(huán)境計(jì)算或邊緣計(jì)算則是可以更好的部署計(jì)算能力的場(chǎng)景。同時(shí)，目前的云計(jì)算規(guī)模越來(lái)越大，即便其中的一小塊的算力都非常強(qiáng)大，哪怕是0.1%的需求也足以支撐一顆定制芯片的研發(fā)，因此阿里巴巴和谷歌都在自主研發(fā)云計(jì)算處理器。

Intel目前正在同時(shí)推動(dòng)這幾塊內(nèi)容，這么多種不同的技術(shù)一起向前推進(jìn)，可以為我們帶來(lái)非常多樣性的未來(lái)。

從DARPA的曲線來(lái)看，我們正處于從第二階段向第三階段走的步驟。對(duì)于一個(gè)智能系統(tǒng)來(lái)講，我們希望其感知能力、學(xué)習(xí)能力、抽象能力和推理能力都很強(qiáng)，只有這樣我們才能認(rèn)為這是一套真正智能的系統(tǒng)。

但現(xiàn)在我們通過(guò)深度學(xué)習(xí)，只是把系統(tǒng)的感知能力和學(xué)習(xí)能力提升到比較高的水平，而抽象能力和推理能力甚至還不如上一階段。DARPA曲線的第三階段實(shí)際上要解決的是如何整合這四方面的能力，通過(guò)硬件支撐起這樣一套智能系統(tǒng)。

我們舉一個(gè)現(xiàn)實(shí)的例子，剛剛講的這種集感知、學(xué)習(xí)、抽象和推理能力于一體的系統(tǒng)，我們稱其為“智能自主系統(tǒng)”，這種系統(tǒng)的典型案例就是無(wú)人駕駛。無(wú)人駕駛系統(tǒng)要能看到環(huán)境中的路標(biāo)，接受各種信號(hào)指示；還要能夠根據(jù)觀察到的東西和自身知識(shí)來(lái)做出行動(dòng)指導(dǎo)，實(shí)時(shí)且準(zhǔn)確的選擇出口、匝道、交叉路口等。

我們可以把這些能力抽象為感知、決策、行動(dòng)三大類。感知層以多路視覺為主，可能還會(huì)有多線3D雷達(dá)，因此要求強(qiáng)大的并行計(jì)算能力；決策層以感知層處理過(guò)的抽象信息為主，需要結(jié)合知識(shí)和規(guī)則做推理，因此需要強(qiáng)大的串行計(jì)算能力；而行動(dòng)層必須在確定的時(shí)間點(diǎn)完成執(zhí)行過(guò)程，因此需要強(qiáng)大的實(shí)時(shí)處理能力。

這三部分需要不分先后的同時(shí)工作，而且如果我們希望這一系統(tǒng)具有學(xué)習(xí)能力和適應(yīng)能力，還要能夠?qū)⒏辔粗氖澜鐮顟B(tài)變?yōu)橐阎Ｒ虼讼胍獙?shí)現(xiàn)智能計(jì)算這一遠(yuǎn)大目標(biāo)，我們芯片行業(yè)還有許多事情要做。

從已有的思路進(jìn)行鑒定式的研究，我們認(rèn)為可重構(gòu)計(jì)算是一項(xiàng)必須要做的事。通用計(jì)算和串行計(jì)算都可以通過(guò)CPU來(lái)處理，但并行計(jì)算需要有專門的器件來(lái)做，以FPGA為例，我們可以通過(guò)FPGA實(shí)現(xiàn)高度并行運(yùn)算的硬件加速。因而我們可以通過(guò)結(jié)合通用和定制硬件來(lái)為未來(lái)的多樣性應(yīng)用提供加速。

有了這樣的硬件基礎(chǔ)后，我們還要考慮如何讓程序員使用。很多時(shí)候新芯片不是死在性能和技術(shù)上，而是死在程序員用不好甚至不會(huì)用；還要和系統(tǒng)軟件對(duì)接，讓系統(tǒng)可以無(wú)縫切換到加速處理器上；最重要的是要有更強(qiáng)的安全性。

而如果跳出之前的漸進(jìn)式思路，換用變革性的思想來(lái)解決智能計(jì)算又該怎樣？首先要轉(zhuǎn)變計(jì)算模式。

傳統(tǒng)的計(jì)算模式是先畫出流程圖，再根據(jù)流程圖編程，這是靠人的思維來(lái)解決問(wèn)題并編寫程序，程序員是這一階段中最大的價(jià)值所在；現(xiàn)在我們?cè)谧龈兄蝿?wù)的時(shí)候，程序員已經(jīng)不知道如何去描述感知計(jì)算的過(guò)程，也無(wú)法畫出流程，但我們有大量經(jīng)過(guò)標(biāo)注的清晰數(shù)據(jù)，可以通過(guò)深度學(xué)習(xí)模型訓(xùn)練出一套計(jì)算過(guò)程，在這一階段，數(shù)據(jù)科學(xué)家和算法工程師身價(jià)倍增。

再往前一步，如果想真正像人腦一樣搞定感知、學(xué)習(xí)、抽象和推理等多種計(jì)算，我們需要研究神經(jīng)擬態(tài)計(jì)算。神經(jīng)擬態(tài)計(jì)算可以模仿人的大腦結(jié)構(gòu)，讓多種計(jì)算過(guò)程可以同時(shí)進(jìn)行，并且可以和外界交互，通過(guò)觀察和反饋來(lái)繼續(xù)學(xué)習(xí)。

更厲害的是量子計(jì)算。量子計(jì)算可通過(guò)糾纏在一起的量子位來(lái)進(jìn)行高度并發(fā)的大量計(jì)算，但目前的問(wèn)題在于量子糾纏的狀態(tài)極不穩(wěn)定，計(jì)算過(guò)程容易出錯(cuò)，我們未來(lái)要解決的是量子計(jì)算錯(cuò)誤率的問(wèn)題。

在這幾個(gè)方面，Intel都有相應(yīng)的工作在進(jìn)行。先來(lái)看一下神經(jīng)擬態(tài)芯片，這是一個(gè)非馮·諾依曼架構(gòu)的芯片，完全把存儲(chǔ)和計(jì)算單元融合在了一起，模擬了神經(jīng)元和神經(jīng)元之間的連接，是一種異步控制的芯片。神經(jīng)擬態(tài)芯片可以在片上進(jìn)行自學(xué)習(xí)，支持無(wú)監(jiān)督學(xué)習(xí)、監(jiān)督學(xué)習(xí)、自監(jiān)督學(xué)習(xí)和強(qiáng)化學(xué)習(xí)模式，目前Intel已經(jīng)有14nm和10nm的神經(jīng)擬態(tài)芯片樣片，并在國(guó)內(nèi)大學(xué)和企業(yè)間開展合作，推動(dòng)神經(jīng)擬態(tài)芯片的發(fā)展。

而在量子計(jì)算方面，Intel正在進(jìn)行兩個(gè)方向的研究，其一是目前學(xué)術(shù)界應(yīng)用比較多的基于超導(dǎo)量子位的傳統(tǒng)計(jì)算方式，Intel已經(jīng)在7、17、49三種量子比特節(jié)點(diǎn)上進(jìn)行了大量實(shí)驗(yàn)。同時(shí)Intel還在觀察，當(dāng)新技術(shù)出現(xiàn)后，怎樣才能讓用戶產(chǎn)生非用不可的意愿，是什么阻擋了用戶從早期接納者轉(zhuǎn)變?yōu)榇蟊娛褂谜摺?/p>

這些思考已經(jīng)超越了芯片技術(shù)本身的思考，希望大家與我們一起合作，推進(jìn)后摩爾定律時(shí)代的發(fā)展。

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。