0
| 本文作者： 任然 | 2018-12-13 06:12 |
雷鋒網(wǎng)消息，北京時(shí)間12月12日晚，Intel在圣克拉拉舉辦了架構(gòu)日活動(dòng)。在五個(gè)小時(shí)的演講中，Intel揭開了2021年CPU架構(gòu)路線圖、下一代核心顯卡、圖形業(yè)務(wù)的未來、全新3D封裝技術(shù)，甚至部分2019年處理器新架構(gòu)的面紗。
近一段時(shí)間以來，業(yè)界一直非常期待看到Intel未來的架構(gòu)路線圖，但自Skylake以來卻一直處于猶抱琵琶半遮面的狀態(tài)。最近幾個(gè)月Intel簡(jiǎn)單公布了一部分?jǐn)?shù)據(jù)中心產(chǎn)品路線圖，包括Cascade Lake，Cooper Lake和Ice Lake以及未來幾代，但消費(fèi)級(jí)產(chǎn)品卻依舊難產(chǎn)。
在本次架構(gòu)日活動(dòng)上，Intel終于帶來了消費(fèi)級(jí)的PC處理器架構(gòu)路線圖和Atom架構(gòu)路線圖。
在高性能的Core系列產(chǎn)品線上，Intel列出了未來三年內(nèi)的三個(gè)新代號(hào)：Sunny Cove、Willow Cove和Golden Cove，其中離我們最近的Sunny Cove將于2019年上市（PS：你猜會(huì)不會(huì)鴿^_^）。
據(jù)悉，Sunny Cove架構(gòu)旨在提高通用計(jì)算任務(wù)下每時(shí)鐘計(jì)算性能和降低功耗，將擁有AVX-512單元，并包含了可加速人工智能和加密等專用計(jì)算任務(wù)的新功能，將成為Intel下一代PC和服務(wù)器處理器的基礎(chǔ)架構(gòu)。
隨后的Willow Cove在路線圖上位于2020年，很可能也是10nm。Intel將此處的重點(diǎn)列為緩存重新設(shè)計(jì)（可能意味著L1/L2調(diào)整）、新的晶體管優(yōu)化（基于制造）以及其他安全功能，可能是指新一類側(cè)信道攻擊的進(jìn)一步增強(qiáng)。
Golden Cove則位于圖表中的2021年，工藝制程仍是一個(gè)問號(hào)，可能是10nm也可能是7nm，Intel將進(jìn)一步提升其單線程性能和人工智能性能，并在核心設(shè)計(jì)中增加了潛在的網(wǎng)絡(luò)和AI功能，安全特性看起來也得到了提升。
Atom系列低功耗處理器的架構(gòu)路線圖比酷睿系列的節(jié)奏慢，考慮到其歷史，這并不奇怪。鑒于Atom必須適應(yīng)各種設(shè)備，業(yè)界更多的是期望產(chǎn)品能夠提供更廣泛的功能，尤其是SoC方面。
即將在2019年推出的架構(gòu)名為Tremont，專注于單線程性能、網(wǎng)絡(luò)服務(wù)器性能以及電池續(xù)航時(shí)間的提升。緊隨Tremont之后的將是Gracemont，Intel將其列為2021年的產(chǎn)品，可能會(huì)擁有更寬的矢量處理單元或支持新的矢量指令。
從路線圖上看，Gracemont之后還會(huì)有一款“XXXmont”系列核心，Intel正在研究這款新內(nèi)核在2023年時(shí)可能具備的性能、頻率和特性。
上面這些是架構(gòu)的名稱，而實(shí)際產(chǎn)品可能可能會(huì)有另外的代號(hào)，也就是酷睿系列近些年來一直使用的“XXX-Lake”命名，比如代號(hào)為Ice Lake的處理器就是由Sunny Cove架構(gòu)的CPU內(nèi)核與Gen11核心顯卡聯(lián)合構(gòu)成。
活動(dòng)中的另一個(gè)值得關(guān)注的消息是，Intel未來的架構(gòu)很可能與工藝制程脫離關(guān)系。Raja Koduri和Murthy Renduchintala博士解釋稱，為了讓產(chǎn)品線擁有一定的彈性，未來這些架構(gòu)的最新產(chǎn)品將以當(dāng)時(shí)可用的最佳工藝制程推向市場(chǎng)。
雖然沒有明說，但雷鋒網(wǎng)認(rèn)為這應(yīng)該意味著目前已經(jīng)名存實(shí)亡的“Tick-Tock”策略徹底被掃進(jìn)了歷史的垃圾桶，未來某些核心設(shè)計(jì)跨越不同制程的情況可能會(huì)成為常態(tài)。
每次聽到全新處理器架構(gòu)的消息時(shí)，大家最期待的都是對(duì)于新架構(gòu)的詳細(xì)分析，以及相對(duì)前代的變化情況。
自Skylake于2015年首次推出以來，到目前為止Intel已經(jīng)推出了Kaby Lake、Coffee Lake和Coffee Lake三代小改款，由于每代提升都不大，被玩家戲稱為“擠牙膏”。雖然這次Intel展示了全新的Sunny Cove架構(gòu)，但遺憾的是其信息還不夠全面，主要集中在架構(gòu)設(shè)計(jì)的后端部分。
Intel將其微體系結(jié)構(gòu)更新分為兩個(gè)不同的部分：通用性能提升和特殊用途性能提升，通用性能提升指原始IPC（每時(shí)鐘指令）吞吐量或頻率增加，IPC的增加可能來自核心更寬（每個(gè)時(shí)鐘執(zhí)行指令更多）、更深（每個(gè)時(shí)鐘更多并行）或更智能（通過前端更好的數(shù)據(jù)傳輸），而頻率通常是實(shí)現(xiàn)和過程的函數(shù)，而特殊用途性能提升可以通過其他加速方法（如專用IP或?qū)Ｓ弥噶睿﹣砀倪M(jìn)特定方案中使用的某些工作負(fù)載。
據(jù)悉，Sunny Cove在通用性能和特殊用途性能兩個(gè)方面有著全方位的提升。在架構(gòu)的后端部分，Intel已經(jīng)做了包括增加高速緩存大小、增加核心執(zhí)行寬度、增加L1存儲(chǔ)帶寬等改進(jìn)。
Sunny Cove架構(gòu)的L1數(shù)據(jù)緩存從32KB升級(jí)為48KB，通常當(dāng)緩存容量增大時(shí)，緩存未命中的概率將以平方根的比例降低，因此Sunny Cove架構(gòu)的L1緩存未命中率理論上可減少22％。同時(shí)Sunny Cove架構(gòu)Core和Xeon處理器的L2緩存也將分別比目前的256KB和1MB有所增加，具體容量尚未可知。
此外，微操作（uOp）緩存和二級(jí)TLB雖然不屬于后端，但其容量也都相比目前有所增加，這將有助于機(jī)器地址轉(zhuǎn)換。圖中還可以看到一些其他更改，例如執(zhí)行端口從8增加到10，允許一次從調(diào)度程序中獲得更多指令；重排序緩沖區(qū)的調(diào)度也從每個(gè)周期4條指令增加到5條指令；端口4和端口9鏈接到了一個(gè)循環(huán)數(shù)據(jù)存儲(chǔ)，使帶寬加倍，但AGU存儲(chǔ)功能也增加了一倍，這將有助于增加L1-D大小。
Sunny Cove架構(gòu)的執(zhí)行端口也發(fā)生了重大變化，詳情見下圖：
我們看到Intel為核心的整數(shù)部分配備了更多LEA單元，以幫助進(jìn)行內(nèi)存尋址計(jì)算，可能有助于通過需要頻繁內(nèi)存計(jì)算的安全緩解來幫助改善性能損失，或者幫助提供具有恒定偏移的高性能陣列代碼。端口1從Skylake端口5獲取MUL（乘法）單元，可能用于重新平衡，但此處還有一個(gè)整數(shù)分頻器單元。這是一個(gè)小小的調(diào)整，Cannon Lake在其設(shè)計(jì)中也有一個(gè)64位IDIV（帶符號(hào)整數(shù)除法）單元，在這種情況下，它將64位整數(shù)除法從97個(gè)時(shí)鐘（混合指令）降低到18個(gè)時(shí)鐘，Sunny Cove可能與之類似。
在整數(shù)運(yùn)算單元方面，端口5的乘法單元已成為“MulHi”單元，在其他架構(gòu)中，它會(huì)在寄存器中留下最重要的半字節(jié)以便進(jìn)一步使用，但目前不能確定它在Sunny Cove核心中的位置究竟是什么。
在浮點(diǎn)運(yùn)算單元方面，Intel增加了洗牌資源，這是出于消除代碼中瓶頸的考慮。Intel沒有在核心的浮點(diǎn)運(yùn)算部分說明FMA（熔加運(yùn)算）的功能，但既然核心內(nèi)有一個(gè)AVX-512單元，這些FMA中就應(yīng)至少有一個(gè)與之交互。Cannon Lake只有一個(gè)512位的FMA，這個(gè)FMA很可能在這里，而Xeon的可擴(kuò)展版本可能會(huì)有兩個(gè)FMA。
Intel列出的其他更新包括分支預(yù)測(cè)器的改進(jìn)，以及由TLB和L1-D帶來的有效負(fù)載延遲降低。不過雷鋒網(wǎng)獲悉，有人指出這些改進(jìn)無法幫助到所有用戶，可能只有全新的算法才能使用這些特定部分的核心能力。
除了架構(gòu)上的差異，Sunny Cove還增加了新的指令以幫助加快專業(yè)計(jì)算任務(wù)。隨著AVX-512單元的出現(xiàn)，新架構(gòu)將支持用于大算術(shù)計(jì)算的IFMA（帶符號(hào)熔加運(yùn)算）指令，這些指令在密碼學(xué)中非常有用。Sunny Cove還支持Vector-AES、Vector Carryless Multiply、SHA、SHA-NI以及Galois Field指令，這些指令也是密碼學(xué)的一些元素中的基本構(gòu)建塊。
Sunny Cove支持更大的內(nèi)存容量，其主存儲(chǔ)器分頁(yè)表從4層增加到了5層，支持最多57bit線性地址空間和最多52bit物理地址空間，這意味著服務(wù)器處理器理論上可支持單插槽4TB內(nèi)存。
根據(jù)Intel之前的Xeon路線圖，Sunny Cove將在2020年與Ice Lake-SP一起在服務(wù)器領(lǐng)域上市。為了安全起見，Sunny Cove具有多密鑰全內(nèi)存加密和用戶模式指令預(yù)防功能。
Gen11核心顯卡
2015年，Intel推出了采用Gen9核心顯卡的Skylake處理器，不過隨后Kaby Lake和Coffee Lake的核心顯卡都只是Gen9.5而非Gen10。實(shí)際上，Intel 10nm Cannon Lake處理器本該對(duì)應(yīng)Gen10，但I(xiàn)ntel從未發(fā)布過帶核心顯卡的PC端Cannon Lake處理器。
今天，Intel首席架構(gòu)師、核心與視覺計(jì)算集團(tuán)高級(jí)副總裁兼邊緣計(jì)算解決方案總經(jīng)理Raja Koduri直接公布了全新的Gen11核心顯卡，并重申了在2020年推出獨(dú)立圖形處理器的計(jì)劃。
根據(jù)路線圖，Gen11核心顯卡將于2019年開始隨10nm處理器一同面世，配備64個(gè)EUs（增強(qiáng)型執(zhí)行單元），運(yùn)算規(guī)模是此前Gen 9核心顯卡的2倍，浮點(diǎn)運(yùn)算性能超過1TFlops。這64個(gè)EUs被分成4個(gè)切片，每個(gè)切片由2個(gè)8EUs的子切片組成，每個(gè)子切片均擁有指令緩存和3D采樣器，而較大的4個(gè)切片則擁有2個(gè)媒體采樣器、1個(gè)PixelFE以及額外的加載/存儲(chǔ)硬件。
Intel并沒有透露太多關(guān)于如何提高EU性能的詳情，但表示EU內(nèi)部的浮點(diǎn)運(yùn)算單元接口是重新設(shè)計(jì)，支持快速（2x）FP16性能。每個(gè)EU均像以前一樣支持7個(gè)線程，這意味著整個(gè)GPU有512個(gè)并發(fā)管道，Intel表示已經(jīng)重新設(shè)計(jì)了內(nèi)存接口，并將GPU的L3緩存增加到3MB，相比Gen9.5增加了4倍。
Gen11核心顯卡的一項(xiàng)重大改進(jìn)是終于支持了瓦片式渲染，這讓Intel成為繼2014年的NVIDIA和2017年的AMD之后，最后一個(gè)實(shí)現(xiàn)這一特性的PC GPU供應(yīng)商。雖然瓦片式渲染不是解決GPU性能問題的靈丹妙藥，但是優(yōu)化良好的瓦片式渲染可以很好的適應(yīng)核心顯卡的帶寬限制。
與此同時(shí)，Intel的無損內(nèi)存壓縮技術(shù)也有所改善，在最佳情況下性能可提高10%，平均可提高4%。GTI接口現(xiàn)在支持每個(gè)時(shí)鐘讀寫64字節(jié)以增加吞吐量，以與重新設(shè)計(jì)的內(nèi)存接口相配合。
Gen11核心顯卡還支持Intel全新的多速率著色技術(shù)Coarse Pixel Shading（粗像素著色），這與NVIDIA的可變像素著色很相似，能讓GPU減少陰影部分像素所需的渲染操作量。Intel為CPS展示了兩個(gè)演示，其中像素陰影分別作為與相機(jī)距離和屏幕中心相關(guān)的一個(gè)函數(shù)，當(dāng)物體離相機(jī)或屏幕中心較遠(yuǎn)時(shí)渲染量減少，其設(shè)計(jì)目的是幫助VR實(shí)現(xiàn)注視點(diǎn)渲染等功能，Intel表示游戲在支持這一技術(shù)后可提高約30％的幀率。
Raja Koduri宣布了Intel獨(dú)立顯卡業(yè)務(wù)的新產(chǎn)品品牌：Xe，目前仍被非正式的稱為“Gen12”系列，將從2020年開始覆蓋從客戶端到數(shù)據(jù)中心的所有領(lǐng)域，也涵蓋了未來的核心顯卡解決方案，Intel希望Xe從入門到中檔，再到發(fā)燒友以及AI，都能向競(jìng)爭(zhēng)對(duì)手最好的產(chǎn)品發(fā)起競(jìng)爭(zhēng)。
Xe將從10nm節(jié)點(diǎn)開始，為未來幾代圖形奠定基礎(chǔ)，并將遵循Intel的單一堆棧軟件哲學(xué)，即希望軟件開發(fā)人員能夠利用CPU、GPU、FPGA和AI，所有這些都使用同一套API，這表明Intel已經(jīng)準(zhǔn)備好圍繞一個(gè)品牌向前發(fā)展。
作為架構(gòu)日活動(dòng)的一部分，Intel在現(xiàn)場(chǎng)進(jìn)行了大量芯片演示，據(jù)稱這些演示均是基于新的Sunny Cove核心和Gen11核心顯卡，目前的演示涉及項(xiàng)目包括7-Zip應(yīng)用和鐵拳7游戲兩部分。
7-Zip項(xiàng)目相對(duì)直接，演示機(jī)的同頻性能相較于SkyLake平臺(tái)提高了75%，展示了Sunny Cove架構(gòu)的Vector-AES和SHA-NI等新指令所帶來的特殊用途性能提升。而在鐵拳7中，Sunny Cove+Gen11的演示機(jī)與SkyLake+Gen9相比更順暢，完全超出30fps的最低要求。
關(guān)注過半導(dǎo)體芯片設(shè)計(jì)的人都應(yīng)該清楚，目前生產(chǎn)的大多數(shù)CPU和SoC都是基于單片芯片的模具，即在封裝和進(jìn)入系統(tǒng)之前，單片硅片內(nèi)就已經(jīng)具備了所需的一切。此外，還有一些帶有共享連接的多芯片封裝，以及將不同芯片通過高速互連連接在一起的載板或嵌入式橋產(chǎn)品。
在現(xiàn)代芯片設(shè)計(jì)中，最大的挑戰(zhàn)之一是盡量減少芯片面積，這樣可以降低成本和功耗，并且可以使其更容易在系統(tǒng)中實(shí)施。不過，當(dāng)涉及到提升性能時(shí)，大型單芯片或多芯片封裝的缺點(diǎn)之一是與內(nèi)存距離太遠(yuǎn)，因此Intel準(zhǔn)備將3D堆疊引入大眾市場(chǎng)。
Raja介紹稱，Intel數(shù)十年來一直專注于高性能工藝節(jié)點(diǎn)，試圖盡可能多的釋放其內(nèi)核性能。除此之外，Intel還以類似的節(jié)奏運(yùn)行IO優(yōu)化工藝節(jié)點(diǎn)，但更適合PCH或SoC類型的功能。
126x和127x是Intel進(jìn)程節(jié)點(diǎn)技術(shù)的內(nèi)部編號(hào)系統(tǒng)，不過圖上并沒有區(qū)分出帶“+”后綴的節(jié)點(diǎn)變體。Raja展示了現(xiàn)有的2019年工藝技術(shù)，計(jì)算核心方面有10nm的1274工藝，IO方面有14nm的1273工藝，而本次介紹的Foveros 3D堆疊技術(shù)工藝代號(hào)是P1222。展望未來，Intel將擴(kuò)大其節(jié)點(diǎn)基礎(chǔ)，以便它可以覆蓋更多的功率和性能點(diǎn)。
為了實(shí)現(xiàn)這一目的，一種方法是通過貼片和封裝，為每種情況下的工作選擇最佳晶體管，無論是CPU、GPU、IO、FPGA、RF還是其他東西，只要使用正確的封裝，就可以將它們放在一起以獲得最佳的優(yōu)化。
這正是Foveros的用武之地。Foveros是英特爾新推出的有源載板技術(shù)，其設(shè)計(jì)相比2018年推出EMIB（嵌入式多芯片互連橋接）2D封裝技術(shù)，更適用于小尺寸產(chǎn)品或?qū)?nèi)存帶寬要求極高的產(chǎn)品。在這些設(shè)計(jì)中，每比特傳輸?shù)臄?shù)據(jù)的功率非常低，而封裝技術(shù)要處理的是凹凸間距減小、凹凸密度增大以及芯片堆疊技術(shù)。Intel表示Foveros已經(jīng)準(zhǔn)備就緒，可以大規(guī)模生產(chǎn)。
這個(gè)技術(shù)的第一次迭代不像上面的幻燈片那么復(fù)雜，只是使用了一組連接到下面PCH的CPU核心，但I(xiàn)ntel可以在不同的芯片上使用不同的晶體管類型，比如在一塊使用22FFL制程的載板上放置一組10nm的CPU。
Intel在架構(gòu)日現(xiàn)場(chǎng)展示了Foveros芯片，其采用22FFL IO芯片作為有源載板，并用TSV（硅通孔技術(shù)）連接了一顆10nm芯片，其中包含1個(gè)Sunny Cove內(nèi)核和4個(gè)Atom內(nèi)核（可能是Tremont）。這款微型芯片尺寸為12*12，待機(jī)功率僅為2mW，看起來似乎是面向移動(dòng)設(shè)備。
在Intel的幻燈片上可以看到，Sunny Cove內(nèi)核的“Big CPU”帶有0.5 MB獨(dú)享L2緩存，4個(gè)小型Atom內(nèi)核則有1.5MB共享L2緩存，兩組核心共享4MB L3緩存。芯片還集成了64EUs的Gen11核心顯卡、四通道LPDDR4內(nèi)存控制器（4*16bit），以及支持DisplayPort 1.4的MIPI（移動(dòng)產(chǎn)業(yè)處理器接口）。
Jim Keller表示，Intel正在嘗試使用Foveros技術(shù)制造許多新玩意兒，看看哪些可能成為一個(gè)好產(chǎn)品，因此在2019年和2020年業(yè)內(nèi)應(yīng)該能看到更多Foveros產(chǎn)品。
在本次架構(gòu)日活動(dòng)中，最“沒激情”的部分應(yīng)該是有關(guān)數(shù)據(jù)中心產(chǎn)品的討論。Intel之前已經(jīng)公布了企業(yè)市場(chǎng)接下來的兩款產(chǎn)品是Cascade Lake和Cooper Lake，均以14nm為基礎(chǔ)，專注于增強(qiáng)安全性以及幫助加速的AI指令，隨后還會(huì)有10nm的Ice Lake Scalable，但也僅此而已。
不過在活動(dòng)中Intel還是證實(shí)了Ice Lake將基于Sunny Cove架構(gòu)打造構(gòu)建，并展示了Ice Lake Xeon 10nm處理器的封裝，算是一點(diǎn)安慰性的新消息吧。
此外，Intel還在活動(dòng)上介紹了傲騰技術(shù)、One API軟件以及深度學(xué)習(xí)參考堆棧等內(nèi)容。
One API軟件：Intel宣布推出“One API”項(xiàng)目，以簡(jiǎn)化跨CPU、GPU、FPGA、人工智能和其它加速器的各種計(jì)算引擎的編程。該項(xiàng)目包括一個(gè)全面、統(tǒng)一的開發(fā)工具組合，以將軟件匹配到能最大程度加速軟件代碼的硬件上。公開發(fā)行版本預(yù)計(jì)將于2019年發(fā)布。
傲騰技術(shù)：Intel傲騰數(shù)據(jù)中心級(jí)持久內(nèi)存作為一款新產(chǎn)品，集成了內(nèi)存般的性能以及數(shù)據(jù)的持久性和存儲(chǔ)的大容量。這項(xiàng)技術(shù)通過將更多數(shù)據(jù)放到更接近CPU的位置，使應(yīng)用在人工智能和大型數(shù)據(jù)庫(kù)中的更大量的數(shù)據(jù)集能夠獲得更快的處理速度。其大容量和數(shù)據(jù)的持久性減少了對(duì)存儲(chǔ)進(jìn)行訪問時(shí)的時(shí)延損失，從而提高工作負(fù)載的性能。
Intel傲騰數(shù)據(jù)中心級(jí)持久內(nèi)存為CPU提供緩存行（64B）讀取。一般來說，當(dāng)應(yīng)用把讀取操作定向到傲騰持久內(nèi)存或請(qǐng)求的數(shù)據(jù)不在DRAM中緩存時(shí)，傲騰持久內(nèi)存的平均空閑讀取延遲大約為350ns。如果實(shí)現(xiàn)規(guī)?；?，傲騰數(shù)據(jù)中心級(jí)固態(tài)盤的平均空閑讀取延遲約為10000ns（10μs），這將是顯著的改進(jìn)。在某些情況下，當(dāng)請(qǐng)求的數(shù)據(jù)在DRAM中時(shí)，不管是通過CPU的內(nèi)存控制器進(jìn)行緩存還是由應(yīng)用所引導(dǎo)，內(nèi)存子系統(tǒng)的響應(yīng)速度預(yù)計(jì)與DRAM相同（小于100 ns）。
Intel還展示了傲騰與QLC固態(tài)硬盤的結(jié)合，將降低對(duì)最常用數(shù)據(jù)的訪問延遲。總體來說，這些對(duì)平臺(tái)和內(nèi)存的改進(jìn)重塑了內(nèi)存和存儲(chǔ)層次結(jié)構(gòu)，從而為系統(tǒng)和應(yīng)用提供了完善的選擇組合。
深度學(xué)習(xí)參考堆棧（Deep Learning Reference Stack）：這是一個(gè)集成、高性能的開源堆棧，基于Intel至強(qiáng)可擴(kuò)展平臺(tái)進(jìn)行了優(yōu)化。該開源社區(qū)版本旨在確保人工智能開發(fā)者可以輕松訪問Intel平臺(tái)的所有特性和功能。深度學(xué)習(xí)參考堆棧經(jīng)過高度調(diào)優(yōu)，專為云原生環(huán)境而構(gòu)建。該版本可以降低集成多個(gè)軟件組件所帶來的復(fù)雜性，幫助開發(fā)人員快速進(jìn)行原型開發(fā)，同時(shí)讓用戶有足夠的靈活度打造定制化的解決方案。
操作系統(tǒng)：Clear Linux 操作系統(tǒng)可根據(jù)個(gè)人開發(fā)需求進(jìn)行定制，針對(duì)Intel平臺(tái)以及深度學(xué)習(xí)等特定用例進(jìn)行了調(diào)優(yōu)；
編排：Kubernetes可基于對(duì)Intel平臺(tái)的感知，管理和編排面向多節(jié)點(diǎn)集群的容器化應(yīng)用；
容器：Docker容器和Kata容器利用Intel虛擬化技術(shù)來幫助保護(hù)容器；
函數(shù)庫(kù)：Intel深度神經(jīng)網(wǎng)絡(luò)數(shù)學(xué)核心函數(shù)庫(kù)（MKL DNN）是Intel高度優(yōu)化、面向數(shù)學(xué)函數(shù)性能的數(shù)學(xué)庫(kù)；
運(yùn)行時(shí)：Python針對(duì)Intel架構(gòu)進(jìn)行了高度調(diào)優(yōu)和優(yōu)化，提供應(yīng)用和服務(wù)執(zhí)行運(yùn)行時(shí)支持；
框架：TensorFlow是一個(gè)領(lǐng)先的深度學(xué)習(xí)和機(jī)器學(xué)習(xí)框架；
部署：KubeFlow是一個(gè)開源、行業(yè)驅(qū)動(dòng)型部署工具，在Intel架構(gòu)上提供快速體驗(yàn)，易于安裝和使用。
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
